PATENT ABSTRACTS OF JAPAN

(11) Publication number: 02087399 A

(43) Date of publication of application: 28 . 03 . 90

(51) Int. CI

G11C 29/00 G06F 11/22 G11C 11/401

(21) Application number: 63239223

(22) Date of filing: 22 . 09 . 88

(71) Applicant:

NEC IC MICROCOMPUT SYST LTD

(72) Inventor:

OBARA TAKASHI

(54) SYSTEM FOR TESTING SEMICONDUCTOR **MEMORY**


(57) Abstract:

PURPOSE: To facilitate the analysis of a detect, etc., by setting a mode to utilize an input timing to be inhibited on a specification in a dummy static RAM, and realizing a page mode with an action separation between a row side and a column side.

CONSTITUTION: In the dummy static RAM, a counter check mode to utilize the mode of the input sequence of an external control pin to be inhibited on the spec and a circuit necessary for realizing it are utilized. Further, the page mode after a counter check is realized by a means to prevent the reset action of a refresh system signal by a chip enable reset such as the addition of a latch circuit 11 to a sequence circuit 1 used for the mode decision of the counter check mode. On the defect analysis and evaluation of a design and a trial early stage, the row side, namely, a refresh action system, and the column side, namely, a data control system, are separated. Thus, the evaluation in the design trial early stage, the estimation of a defect cause at the time of the analysis of the defect, etc., the specification of a defective place, etc., can be

easily executed.

COPYRIGHT: (C)1990,JPO&Japio



i d			
•		÷	



⑩ 日本国特許庁(JP)

⑩特許出願公開

⑩ 公 開 特 許 公 報 (A) 平2-87399

- 識別記号

庁内整理番号

@公開 平成2年(1990)3月28日

G 11 C 29/00 G 06 F 11/22 G 11 C 11/401 3 0 3 B 3 4 0 Z 7737—5B 7368—5B

8522-5B G 11 C 11/34

371 A

審査請求 未請求 請求項の数 1 (全7頁)

半導体メモリのテスト方式

②特 顧 昭63-239223

②出 願 昭63(1988) 9月22日

⑩発明者 小原

逄

東京都港区芝5丁目7番15号 日本電気アイシーマイコン

システム株式会社内

東京都港区芝 5 丁目 7 番15号

切出 願 人 日本電気アイシーマイ

コンシステム株式会社

個代 理 人 弁理士 内原 晋

明 細 書

発明の名称

半導体メモリのテスト方式

特許請求の範囲

発明の詳細な説明

〔産業上の利用分野〕

本発明は、MOS型電界効果トランジスタによって構成された半導体メモリのテスト方式に関し、特に1トランジスタ型ダイナミックセルによって構成され、使用上の簡便さから、スタティックラムとピンコンパチブルとした擬似スタティックラムのテスト方法に関する。

(従来の技術)

提似スタティックラムは、ダイナミック型のセルを用いて集積度をダイナミックラムと同程度としながら、ダイナミックセル特有の煩雑なリフレッシュ動作制御を簡易化し、見がけ上スタティックラムの機に扱えることを目標とし、スタティックラムに対する低コストの位置づけは、ダイナミックラムとスタティックラムの中間的なものとされている。

従って、基本となるメモリセルがダイナミック 型であるためリフレッシュ動作の必要性が生じ、 又それに伴う消費電流の増大を招く等のダイナミックラムの特徴を抑え、いかにスタティックラムに近づけるかが、擬似スタティックラムの第一の要求特性となる。

要成スタティッグラムはこの特性を満たすため、スタティックラムにおいて用いられていないピンや、○E(アウトアットネーブル)ピンを用いて、これをリフレッシュ制御ピンRFSHとし、このピンを活性化するタイミングや、活性化概を利用して、各種のリフレッシュモードを設定している。

特に、このRFSHピンを長時間活住化状態に 保つことのみによって実現されるセルフリンバル をは、スタティックラムのスタンバイの 限に相当し、汎用ダイナミックラムとの最大の相 違点となっている。このセルフリフレッシュモー ドは、2進カウンタ等により構成され、自動的に インクリメントあるいはディクリメントされの な内部アドレスカウンタと、自動的にリフレッシュ ュタイミングを発生する内部タイマー等を必要と し、RFSHピンをある程度以上の時間活性化状態に保つことによってこのモードに入る様になっている。

この、内部アドレスカウンタは、汎用ダイナミックラムに搭載されるカスピフォアラスリフレッシュモード用に採用されるものと同様に、内部で行アドレスに割り当てられ、ダイナミックセルのゲート制御線であるワード線の選択を行なう外部アドレス相当分だけあれば良く、列アドレスに相当するアドレスに対しては必要としない。

従来、盤似スタティックラムでは、前述のセルフリフレッシュモードに用いる内部アドレスカウンタの試験として、カウンタチェックモードを設定し、内部アドレスカウンタにより発生する内部アドレスが、正常に動作しているかどうかのチェックを行っている。

第6図に、このカウンタチェックモードのタイミング図を示す。

この図に示す様に、まずRFSHヒンを活性化し、内部で発生するカウンタのアドレスを行アド

レスとして取り込み、次にCEピンを活性化して外部から任意の列アドレスを入力し、選択セルを決定して読み出し及び書き込み動作を行なうことにより、内部カウンタ動作を試験するものである。この入力タイミングは、通常のランダムアクセス読み取り及び書き込み時には禁止されているモードであり、あくまでも製品試験時用のモードとなっている。

第5図にこのカウンタチェックモードを実現する場合のブロックダイヤグラムの一例を示す。

このダイヤグラムは、メモリのリフレッシュ動作部及びアドレスの制御部のみを示している。このブロックダイヤグラムに示す機に、汎用ダイナミック回路のカスピフォアラスリフレッシュモード時に採用される機なRFSH、CEピン間の関呼回路を必要とし、RFSHが先に活性化し、さらにCEが連続して活性化された場合に活性化される信号 occを発生させる 第1の順序回路51と、カウンタチェックモード時に発生するこの信

号 o ccを用いることにより、行アドレス発生回路 5 2 に入力するアドレス信号 o a の新たなる変化を防止する手段とによってカウンタチェックモードが実現されている。以下に第5 図に示すプロックダイヤグラムと、第6 図のタイミングチャートとにより、カウンタチェックモード動作を説明する。

基本的に、リフレッシュ動作を制御する内部信号 of a r it 、リフレッシュを制御する外部ピンR下 S H 、又はで E の 2 系統の信号 of a 、 of c の O R 回路により発生し、内部行アドレスは of a 活性化時は、内部カウンタにより発生する内部アドレス を、又 of c 活性化時には、外部アドレス入力ピンのデータをそれぞれ行アドレス発生回路 5 2 に入力する。

行アドレス制御回路53は、リフレッシュ制御のメインクロック ø m e により制御され、タイミングは、RFSH系、CE系それぞれの内部信号 ø m · ø e によって決定されている。又、列アドレスは、リフレッシュ動作のみを制御する RPS

H系とは無関係に、でE系からのみの制御となっている。

第6図中の時刻も。において、RFSHが活性化すると、第5図中のRFSH初段回路54により内部信号で、が活性化する。この動作により、内部アドレスカウンタがイネーブルとなり、内部アドレス関のスイッチSW」を開き、行アドレス発生回路には、内部アドレスデータを持つ信号は、が入力される。このとき、外部アドレス側のスイッチSW」は、CEが活性化されていないため聞いていない。

内部信号 φ φ が入力される行アドレス発生回路 5 2 は、 φ φ を φ c の論理和によって発生する信号 φ φ φ p の制御を受ける行アドレス制御回路 5 3 の出力 φ φ x c より活性化し、出力アドレス φ φ p k x を 発生することになる。

時刻も,において、外部アドレス入力タイミングパルスとして C E が活性化すると、 C E 初段回路55によりゅ。が活性化される。列嶼の領御系

は、RFSHの状態とは無関係であるため通常通り動作し、列アドレス制御信号 ΦAY、列デコーダ 制御信号 ΦDA等を活性化しながら、外部アドレス データによる出力列アドレス ΦIAY を発生する。

時刻tzにおいて、RFSH、CEともに活性

化して行。列アドレス共に取り込んだ状態で、WE又はOEを活性化すると、内部アドレスカウンタ56の出力による行アドレスと、外部アドレス人力データを出力とする列アドレスφIAYとにより指定されたメモリセルアレイ57の選択セルに対し、由き込み又は読み出し動作が可能となるわけである。

時刻も、においてでEが非活性化されると、リフレッシュ系メインクロック発生回路58の出力信号のarはリセットされ、Word線、行アドレスのlax 符はリセットされる。さらに、時刻ものにおいてRFSHが非活性化されると、信号のRがリセットされ、メモリはもの以前の元の状態に戻る。

第7図に、順序回路の具体例の一つとその発生 タイミングを、第8図には行アドレス系の回路 の具体例の一つを示す。通常のRFSHによるパ ルスリフレッシュ動作時には、信号 o a が活性化 してハイレベルに、又、信号 o c はロウレベルと なるため、ゅccはロウレベルを保ち、SW3の出力信号がaはロウレベルを保ち、内部アドレスカウンタの出力信号が活性化された信号がを通して行アドレス発生回路の出力信号がAとなる。一方、RFSH側信号がRにより活性化されたメインクロックをRPは、行アドレス制御回路をイネーブルとし、この出力信号がAxをハイレベルととなり、出力信号がLAXを出力する。

又、通常のCEサイクルによりRead。WriteRdリフレッシュを行なう場合には、CE 系信号ゆ。がハイレベル、RFSH系信号ゆaがロウレベルであるため、この場合もゆccはロウレベルを保つ。このため、第8箇中のインパータISとノアOlとによって形成されるスイッチSW3はイネーブルとなり、ゆsはゆ。同様のハイレベルとなって、外部アドレスと信号のカッチした後の外部アドレスを信号する、行アドレス発生回路の活性化信号をAxは、 で区系信号中のの活性化により発生する中RP信号によってイネーブルとなる。

カウンタチェックモードにおいては、第7図の 順序回路図中のナンド回路N1及びN2によ信号 形成されるラッチ回路が先に活性化するオープに によりセットされ、ナンド回路化化によりの活性化によりではない。 でEの活性化にナンに信 の活性化にナンにはない。では がハイレベルとなっての信号が の人力がすべてハイレとなっての信号が の人力がすべてハイレスルとなったのの出過している。 のイレベルであるため、SW3回路の出過している。 かっ、はロウレベルを保ち、先にSW1を記している。 かっ、はロウレベルを保ち、たいのののののではないである。 カウンタにより、従来ののデータを あわけである。この様により、従来のののチェックを ですっている。

(発明が解決しようとする課題)

上述した従来の擬似スタティックラムのチェッ

ムと同一であるため、列アドレスを固定して行アドレスのみを証念に変化させるページモードが本来的に機能として搭載不能であるために、ダイナミックラム特有のリフレッシュ動作とデータの入出力制御動作との分離が明らかにされないために、不良等の場合にその解析に時間がかかる、あるいは、非常に困難になってしまう等の不都合が生じて来ている。

(課題を解決するための手段)

本発明のカウンタチェック後のページを現のカウンタチェック後のページを現るたた。 CE入力タイを入力タイを必要であった RFS H、CE入力タイを必要であった RFS Hのでは、カウンタチェックを一ド時のでは、カウンタチェックを一下時のの活性化時に新たに外部であると、のなどというのでは、一般ではカウンタチェックを受ける。 マードのリセット、センスアンチャージャル、ディジット線のバランス、アリチャージャルを使い、アイジット線のバランス、フリチャージャクをは、アイジット線のバランス、フリチャージャクをは、アイジットなのバランス、フリチャージャクをは、アイジットなのバランス、フリチャージャクを受ける。アイジットはアイジャクを受ける。アイジャージャクを受ける。アイジャージャクを受ける。アイジャージャクを使いたは、アイジャージャクを受ける。

クモードは、スペックにおける禁止タイミングを 利用しながら、リフレッシュ動作に用いる内部ア ドレスカウンタのチェックにのみ用いており、汎 用ダイナミックラムにおけるCAS個すなわちデータの制御を行なう個のチェックは、独立したモーードとして行なわれ得ないという欠点があった。

従来、この種の提似スタティックラムは、スタティックラムとの互換性を重視し、ピン配置が数や、バッケージに関しても同一であることがいて、同期型のシングルアドレス入力方式を用い、チップの制御もでE(チップイネーブル)ピントンの時間分離によるマルチドレスの時間分離によるマルチドレスの時間分離によるマルチドレス方式を用いたページモードの実現は不可能となっていた。

従って、設計試作初期における評価や、不良の解析等の際には、不良原因の推定、不良場所の特定等に不便となることが多かった。

汎用ダイナミックラムの様なセル構造、周辺回 路構成を持ちながら、外部ピンがスタティックラ

リフレッシュ系のリセットを開始したCEのリセット時にも、ワード級のレベル、センスアンプ活性化状態を保持する手段を有している。

(実施例)

次に、本発明について図面を参照して説明する。

第1図は本発明の一実施例のブロックダイヤグラムであるCEのリセットによるリフレッシュ系のリセットを防止する手段として順序回路の出力信号であったゆocをラッチし、RFSHのリセットまで、このゆoc信号の活性化状態を保持するラッチ回路11を有し、カウンターチェックモード後のページモードを実現可能としている。

第5図に示す従来回路のブロックダイヤグラム 図及び第7図に示す従来のす。c信号発生順序回路 51からもわかる様に、カウンターチェックモー ドのリセットは順序回路の出力信号す。cの非活性 化、すなわち、RFSH、CEどちらかの非活性 化によって行なわれていた。 提供スタティックラム特有のRFSHによる活性化時の自動リセット信号のARによるモードリセットも、信号のccによって制御されるスイッチSW4によって阻止されているため、実行され得ない。

この従来回路に対してEの非活性化時にφccをリセットすることなく、再度のCE活性化時に、再び外部アドレスを取り込もうとすることを阻止し、又、自動リセットパスも阻止し続けることにより、CEは列側の制御のみを行ない、RFSHのリセットにより始めて、このカウンタチェックページモードが解除されることになる。

第2図は、ラッチ回路を含んだカウンタチェックページモード信号発生回路の具体的実施例の一つである。RFSH回期信号である。 により、出力 φ ccは初期リセット状態にあり、 φ s 次にで下向関信号 φ c の 関に活性化することによって φ ccは活性化し、自分自身を入力信号とする N A N D N S 及び N 6 により構成されるラッチ回路

によって活性化状態を保持し、RFSH同期の信号のRのみによってdcoはリセットされることになるため、一度RFSH、CEの順に活性化した後は、CEの状態に関わらず、カウンタチェックページモードのモードラッチ信号としてCE活性化時の外部アドレス取り込みの阻止。自動リセットパスの阻止を行ない、カウンタチェックページモードを実現することを可能とすることができる。第4因に本発明のカウンタチェックページモードのタイミングチャートを示す。

第3図は第2図とは異なる他のカウンタチェックページモード信号発生回路の具体的な第2の実施回路である。

ラッチ回路としては、リセット信号としてのR FSH同期信号のaを入力信号とするNAND回路N5及びN8とから構成されるRS F/Pとなっており、第1のこの回路の実施例と同様に、この回路の出力信号のccは、RFSH、CEの順に活性化し、カウンタチェックモードに入ってし

まえば、その後 C E がトグルしても、 R F S H が リセットされない限り活性化状態を保ち、カウン タチェックページモードが可能となる。

(発明の効果)

図面の簡単な説明。

1.51…順序回路、2.52…行アドレス発生回路、3.53…行アドレス制御回路、4.54…RFSH初期回路、5.55… CE初期回路、6.56…内部アドレスカウンタ、7.57…メモリアレイ、8.58…リフレッシュ系メイ

特別平2-87399 (6)

ンクロック発生回路、11…ラッチ回路。

医克勒特氏结合征 有关的

